PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-298178

(43) Date of publication of application: 05.12.1988

(51)Int.CI.

GO1R 31/28 HO1L 21/66

(21)Application number: 62-133815

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

29.05.1987

(72)Inventor: UEDA MOTOO


HASEGAWA SHINPEI SHIMIZU TOSHIYUKI

(54) IC TEST SYSTEM

(57) Abstract:

method wherein the execution by lines of a test program is controlled with a higher-order processor, actual execution of the program is done with lower-order processors and the results of testing are outputted with signal lines one per element to be tested. CONSTITUTION: A plurality of lower-order processors 23AW23N are connected to a higher-order processor 21. The processor 21 decides whether a program line read is executed or not checking a state of testing an element to be tested and assigns actual execution of the program line decided to be executed to any of the processors 23AW23N provided at a lower order. The processors 23AW23N judge the propriety of a test data obtained for the element being tested and the results of judgement are supplied to the processor 21 separately through signal lines 27AW27N one per element being tested.

PURPOSE: To achieve a higher testing speed, by a



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

. 19 日本国特許庁(JP)

① 特許出額公開

四公開特許公報(A)

昭63-298178

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988)12月5日

G 01 R 31/28

Y - 6912 - 2GZ - 6851

H.01 L 21/66

未請求 発明の数 1 (全7頁)

69発明の名称 ICテストシステム

> 顧 昭62-133815 印特

昭62(1987)5月29日 願 四出

基 夫 の発: 明者 \blacksquare

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

真 平 長 谷 川 爾発 明

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

敏 行 砂発 明 者 水

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

ト内

株式会社 アドバンテ の出 願 人

東京都練馬区旭町1丁目32番1号

スト

卓 00代 理 人 弁理士 草 野

1. 発明の名称

1 C テストシステム

2. 特許請求の範囲

テストプログラムの実行を制御する上位の処 理装置と、

その上位の処理装置により制御され、テストブ ログラムを行単位でモジュールアクセスする命令、 テストステータスを更新する命令を実行する複数 の下位の処理装置と、

上位の処理装置により制御され、命令の実行に 伴って被試験素子に対する試験信号の発生、被試 験案子の出力信号の測定をそれぞれ行う複数のハ ードウェアモジュールと

から成るICテストシステムであって、

下位の各処理装置の複数の被試験素子に対する 良不良判定する手段を有し、その結果を同時に測 定する被試験素子ごとに、上位の処理装置及び下 位の各処理装置間のデータバスの異ピット線に出 力する手段が設けられ

て成るICテストシステム

3. 発明の詳細な説明

「産業上の利用分野」

この発明は階層構造をした分散型アーキテクチ + を有する」 C テストシステムに関する。

「従来の技術」

第3図は従来のICテストシステムの構成例を 示す図である。ICテストシステムでは、被試験 素子を試験するテストシーケンスが記述されたプ ログラムが記憶装置(図示せず)に格納されており、 中央処理装置11が記憶装置からそのテストプロ グラムを読出して順次実行するように構成され、 例えば半導体メモリ案子を試験するためのテスト 動作の全てを中央処理装置11が制御するように なっている。

中央処理装置11には制御線12によりハード ウェアモジュール 1 3 A , 1 3 B , 1 3 C ~ 1 3 N が接続されており、中央処理装置12がテストプ ログラムを解読して実行するに伴って出力する制 御信号はこれらハードウェアモジュール13A,

13B, 13C~13Nに供給される。

その制御信号は、例えば、被試験素子の所定の 入力端子に対して 5 . 2 5 V の直流信号を供給する ための制御信号であり、この制御信号が供給されると、例えばハードウェアモジュール 1 3 A は 5 . 2 5 V の直流信号を被試験素子の指定された入力端子 に対して供給する。

また、中央処理装置11が出力する制御信号は例えば信号を測定することを指令する制御信号であり、直流電圧を測定するためのハードウェアモジュール138は、この制御信号が供給されると、被試験素子の指定された出力端子に接続され、その信号電圧を測定する。

これ等のハードウェアモジュール 1 3 A 、 1 3 B 、 1 3 C ~ 1 3 N はマイクロブロセッサ 1 4 が組み込まれていてもよい。汎用の論理素子だけで試験回路を組むと膨大な個数の論理素子を必要としても、論理回路の多くの部分をマイクロプロセッサ 1 4 で組むことにより回路基板を小型に構成することができる。この場合のマイクロプロセッサ 1 4

3

測定する場合には、得られた測定値を必要に応じて補正換算し、所定の判定表と比較して良否の判定をした

したり或いはランク付けをすることもある。

またICテストシステムでは、一台の中央処理装置にシステム制御の全てを任せていると、試験速度が遅くなるので、複数の処理装置を用いて構成された分散処理システムを考えることもできる。このような分散処理システムでは、各処理装置が

は単なる論理素子の代替えであり、予め決められたシーケンス制御をするだけであって、特別の判断制御機能を必要とするような使い方は一般にされてない。

このような I C テストシステムでは、ハードウェアモジュール 1 3 A 、 1 3 B 、 1 3 C ~ 1 3 N は数にして通常は、数十回路以上が備えられており、入出力端子の数が比較的に少ない被試験素子は数個の案子を同時に試験することができる。

「発明が解決しようとする問題占」

中央処理装置はプログラムの解読と実行、つまり、被試験者子の試験を行うための制御信号をハードウェアモジュールなどに出力すると共に、被試験素子が出力する信号の測定及び測定結果の良否の判定など、ICテストシステムの動作に必要とされるあらゆる演算制御を行う必要がある。

例えば、テストプログラムに記述されている電 圧信号を被試験案子に供給する場合には、中央処 理装置はそのデジタルデータ値をハードウェアモ ジュールに供給したり、被試験案子の出力信号を

4

それぞれ担当して行った各種の試験項目についいて、一台の主処理装置がそれら試験結果を順次集の放試験者子について良不良を判定する必要のあることは同じである。しかも、同時に複数個の被試験者子をテストする場合には一層複雑な処理分けをしなければならず、試験結果の収集、分別及び総合に時間が掛り、被試験者子についての速やかな試験結果を得ることができず、試験速度の向上を図ることができない。

「問題点を解決するための手段」

この発明では、テストシーケンスが記述された、テストプログラムを行単位で実行することを上位の中央処理装置が制御し、そのプログラム行に記述されている制御内容の実際の解読及び実行は、中央処理装置に制御される下位の処理装置に受わられる。その下位の処理装置はプログラム行を実行することによりハードウェアモジュールへアクセスし、或いはテストステータスの更新などを行

特開昭63-298178 (3)

型にこの発明では、複数の被試験案子に対して同時に試験を施して得られた試験項目別測定値の 良不良の判定を下位の各処理装置が行い、判定結果は同時に試験された被試験案子ごとに異なるデータ線に一括して上位の処理装置へ出力される。 「発明の作用」

この発明の構成によれば、中央処理装置はテストプログラムの行単位による実行するを制御し、プログラム行の実際の解読及び実行は専用の複数の処理装置によって分散して行われる。また、同時に試験された複数個の被試験素子についての試験結果はそれぞれ被試験素子別に唯一本の信号線に出力される。

「実施例」

第1図はこの発明のICテストシステムの構成例を示すブロック図である。この例では、ICテストシステムは記憶装置(図示せず)に格納されているテストプログラムの実行するを制御する上位の処理装置 21と、この上位の処理装置 21に制御バス22を介して接続され、その上位の処理装置

7

この下位の処理装置23A,238月,236~23Nはそれぞれに接続されているハードウェアモジュール25A,258,256~25Nにアクセスしたり、テスト状態(端子の接続や測定器の状態)等を変更したりするのに便利な命令語体系をもち、且つマクロ命令化されているので上位

 2 1 の制御の下にプログラム行の実際の実行をする複数の下位の処理装置 2 3 A 、 2 3 B 、 2 3 C

 ~ 2 3 N と、これ等下位の処理装置 2 3 A 、 2 3 B 、

 2 3 C ~ 2 3 N に制御線 2 4 を通じて制御される

 ハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ニー

 ~ 2 5 N とで階層的に構成される。

即ち、被試験君子を試験するテストプログラムは試験の手順が行単位で記述され、上位処理装置21はそのテストプログラムを行単位で記憶装置から順次読出し、その読出したプログラム行について実行するか否かを制御する。

この上位の処理装置 2 1 には複数の下位の処理装置 2 3 A 2 3 B 2 3 C ~ 2 3 N が接続されており、上位処理装置 2 1 は被試験 表子のテスト状態をみながら 謎出した プログラム行を実行するかどうかを決め、実行するを決めたプログラム行の実際の実行は下位に設けられた複数の処理装置2 3 A 2 3 B 2 3 C ~ 2 3 N の何れかに委ねられる。

下位の各処理装置 2 3 A , 2 3 B , 2 3 C ~ 2 3 N

8

処理装置 2 1 が、その命令語体系でハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ~ 2 5 N に対して直接同じ処理をさせるより数十倍の処理速度が得られるように構成されている。このように I C テストシステムは、多数の入出力端子を有する 被試験素子に対する D C テストをするに際し迅速な制御をすることができる。

ハードウェアモジュール 2 5 A, 2 5 B, 2 5 C ~ 2 5 N は下位の処理装置 2 3 A, 2 3 B, 2 3 C

特開昭63-298178 (4)

~ 2 3 Nのプログラム行の実行に伴う制御信号が供給され、披試験案子の指定された人力端子に対してテスト信号、例えば 5 . 2 5 V の直流信号を出力したり或いは被試験案子の指定された出力端子からの信号を測定することができる。

このハードウェアモジュール 2 5 A . 2 5 B . 2 5 C ~ 2 5 N はマイクロロセッサ 2 6 を含め、 2 5 C ~ 2 5 N はマイクロロセッサ 2 6 を含め、 2 5 C ~ 2 5 N はマイクロロセッサ 2 6 は、 2 5 B . 2 5 C ~ 2 5 N はマイクロロセッサ 2 6 は、 2 5 B . 2 5 C ~ 2 5 N はマイクロロセッサ 2 6 は、 2 5 B . 2 5 C ~

i 1

3 2 A , 3 2 B , 3 2 C ~ 3 2 N を各信号線 2 T A , 2 T B ~ 2 T D に乗せることができるように構成 される。

Ⅰ C テストシステムは各試験素子 3 0 A 、 3 0 B ~ 3 0 D に対して多くの試験を実施し、通常は、それらの試験項目の全てに合格した場合にだけその被試験案子 3 0 A 、 3 0 B ~ 3 0 D を良品と判定する。この信号線 2 7 A 、 2 7 B ~ 2 7 D は各被試験素子 3 0 A 、 3 0 B ~ 3 0 D に関しての最終到定結果をそれぞれ収集するのに用いられる。

例えば、第1の被試験素子30Aの出力信号は、ハードウェアモジュール25a により測定され、その測定データはハードウェアモジュール25a を制御している下位の処理装置23A,23B,23Cに読み込まれる。下位の処理装置23A,23B,23Cはそれらの測定データを必要に応じて補正し、最終的に求められたデータ値と基準値とを比較して各データ値の良否を判定する。各判定結果は判定ステータス32aとして信号線27Aに出力される。第2の被試験素子30Bに関して

の実行制御及び試験結果の良否判定結果の収集など、ICテストシステム全体の有機的動作の制御のみを行う。

更に、この発明では、下位の処理装置 2 3 A. 2 3 B, 2 3 C ~ 2 3 N は被試験 素子について得られた試験データについてその良否を判定し、その判定結果は被試験 素子別にそれぞれ唯一本づつの信号級 2 7 A, 2 7 B~ 2 7 Nを介して上位の処理装置に供給される。

第2図はこの発明の実施例の要部の構成例を示す図である。この実施例では、4つの信号線27A、27B~27Dが示されており、最大で4個の被試験素子30A、30B~30Dの試験が同時にできるように構成されている場合である。下位の各処理装置23A、23B、23C~23Nと上位の処理装置21とが各信号線27A、27B~27Dを用いてそれぞれワイヤードオア回路31A、31B、31C~31Nと31Pとを介して接続され、下位の各処理装置23A、23B、23C~23Nはそれぞれの内部状態を示すステータス

1 2

も、他のハードウェアモジュール 2 5 b を用いて同様に試験が実施され、その測定データは下位の処理装置 2 3 B . 2 3 Cで良否が判定され、各試験項目の判定ステータス 3 2 b が信号線 2 7 B に出力される。第 3 . 第 4 の 被試験素子 3 0 C . 3 0 D に対する試験 もその他のハードウェアモジュール 2 5 c . 2 5 d を用いて実施され、それぞれの判定ステータス 3 2 c . 3 2 d はそれぞれ信号線 2 7 C . 2 7 D に出力される。

この発明の構成によれば、各試験項目について、良の判定されるとステータスは「0」に提作されるとステータスが「1」のステータスは「0」ではいは「1」のステータスは「0」ではアードオア回路31A、31B、31CCにはアークスは「1」の信号線27Aにはいるステークス32aが1つでも「1」に接続されるステークス32aが1つでも「1」に接作されていると、第1の信号線27Aは「1」の信号が乗せられて上位の処理装置21には「1」なる信号が供給される。つまり、第1の被試験者

特開昭63-298178 (5)

子30Aは不良と判断される。他方、信号線27 Aに接続される全てのステータス32aが「0」 には作されていると、この場合だけ信号線27A には「0」の信号が乗せられる。この「0」の信 号が上位の処理装置21で読み取られると、、上位 のが上での処理装置21で記される。従って、上位 の処理装置21までの信号線27A、27B~27D に乗せられている信号を一回読込むだけで、被 放棄子30A、30B~30Dに関してそれぞれ 験素子30A、30B~30Dに関してそれぞれ 全試験項目が良であったかの最終結果を知る とができる。

第 2 図での説明では、ハードウェアモジュール 2 5 a , 2 5 b ~ 2 5 d (第 2 図)は各被試験素子 3 0 A , 3 0 B ~ 3 0 D ~ つに特定して用いられるように説明したが、同一のハードウェアモジュール 2 5 が複数の被試験素子 3 0 A , 3 0 B ~ 3 0 D に対する試験に時分割的に割り当てられても良い例えば、1 つのハードウェアモジュール 2 5 A (第 1 図)が 2 つの被試験素子 3 0 A , 3 0 B に対し

1 5

用しているので制御信号を出力するまでの処理が 非常に早くなり、被試験素子に対するテストを高 速に行うことができる。

また、この発明の構成によれば、同時に複数の被試験素子について多数の項目にわたる試験を見なる。の多項目の試験結果は被試験素子別に異なる。信号線にまとめて出力されるようにした。従って、上位の処理装置は各被試験素子ごとに1本の信号線を通して唯1回だけステータスを統込めばそれらの良不良を直ちに知ることができ、試験速度の向上に多大な効果がある。

4. 図面の簡単な説明

第 1 図はこの発明の実施例を示す構成図、第 2 図はこの発明の要部を示す回路構成図、第 3 図は従来の 1 C テストシステムの構成例を示す図である。

11: 中央処理装置、12: 制御線、13: ハードゥェアモジュール、14: マイクロプロセッサ、21: 上位の処理装置、22: 制御用バス、23: 下位の処理装置、24: 制御線、25: ハードゥェアモジュー て使用されるように制御することもできる。この場合には、そのハードウェアモジュール 2 5 A による 2 つの測定データは、そのハードウェアモジュール 2 5 A を制御する下位の処理装置 2 3 A の内部において分別処理されてそれぞれ別のステータスとして信号線 2 7 A、 2 7 B に乗せるように制御される。

また下位の各処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N から上位の処理装置 2 1 への接続は信号線 2 7 とワイヤードオア回路 3 1 に限るものではなく、この発明を実現するための同等の手段を用いて構成しても良い。

「発明の効果」

以上に説明したように、この発明によれば、上位に在る処理装置はおらプログラム行の実行するを制御するように構成し、プログラム行の実際の実行は下位の複数の処理装置に分散させるようにした階層構造での制御を採るようにした。このように分散型アーキテクチャによる処理速度の向上を図ると共に、各階層毎に最適な命令語体系を使

1 6

ル、26: マイクロプロセッサ、27: 信号線、30: 被試験素子、31: ワイヤードオア回路、32: ステータス。

特 許 出 願 人 株式会社 アドバンテスト 代 理 人 草 斯 卓

か 1 図

